Het Europese ExaNeSt-project is afgerond met de bouw van een functioneel prototype. Dat Exascale-FPGA-systeem moet de weg openen naar een nieuwe, krachtige maar ook energiezuinige architectuur.
Het Europese Exascale System InterconNect and Storage-project (ExaNeSt) heeft zijn doel bereikt. Een afgewerkt prototype moet illustreren hoe een nieuwe architectuur voor high performance computing betere prestaties met een lager stroomverbruik kan faciliteren. Om dat te bewerkstelligen bouwde ExaNeSt een HPC-cluster gebaseerd op 12 blades. Iedere blade bevat vier Xilinx Zynq Ultrascale-FPGA’s. Iedere FPGA heeft op zijn beurt vier Arm Cortex A53-rekenkernen aan boord, waardoor het systeem in totaal 192 FPGA-aangedreven kernen bevat. Per blade mag je nog rekenen op een SSD van 250 GB en 64 GB aan RAM.
Eigen interconnect
ExaNeSt plakt de kernen aan elkaar via een zelf ontwikkeld interconnectsysteem. Dat linkt alle kernen aan elkaar zonder dat daar netwerkkaarten of routers aan te pas komen. De netwerklogica wordt door de FPGA-componenten uitgevoerd, die daarmee wel meteen 40 procent van hun rekenkracht kwijt zijn. Het systeem is goed voor een latency van 70 nanoseconden van FPGA naar FPGA. Momenteel werkt de interconnect enkel binnen een rack. Om meerdere racks met elkaar tot een cluster te verbinden, moet er opnieuw naar traditionele technologie worden gegrepen.
ExaNeSt testte het prototype met verschillende HPC-benchmarks zoals LAMMPS, REGCM, DPSNN, GADGET en MonetCB. De tests omvatten software uit relevante domeinen als klimaatwetenschap, astrofysica, materiaalkunde en data-analytics, waar HPC traditioneel erg belangrijk is.
Sneller en zuiniger
De onderzoekers zetten hun systeem tegenover een Intel-equivalent uit 2016. Zonder verregaande optimalisatie leverde dat een uniforme efficiëntiewinst op. Bij de GADGET-test, uitgevoerd op amper 16 Arm-kernen, rekende het prototype bijvoorbeeld even snel of sneller dan een 40-core Intelcluster en verbruikte het 16 keer minder energie. Andere tests leverden gelijkaardige resultaten op.
Uitzondering was de ExaHiNBody-test. Die draaide twaalf keer trager op het nieuwe systeem, en verbruikte meer energie. Wanneer de onderzoekers de code wel optimaliseerden om volledig van de FPGA-architectuur gebruik te maken, zag het plaatje er plots anders uit. Plots was het ExaNeSt-systeem tienmaal sneller en 600 keer efficiënter. Dat toont aan hoe FPGA-architectuur in rekenintensieve workloads superieur kan zijn aan x86.
Toekomst
Het onderzoek past in de Europese ambitie om tegen 2021 een eigen exascale-project uit de grond te stampen. Een Risk-V / FPGA-architectuur past in dat plaatje aangezien Europa voor zijn eigen HPC-systemen zo weinig mogelijk afhankelijk wil zijn van Amerikaanse hardware. In welke mate ExaNeSt een concrete meerwaarde zal bieden, blijft afwachten. Optimalisatie van code is niet vanzelfsprekend.
Om door te breken, zal er heel wat enthousiasme moeten ontstaan vanuit de HPC-wereld. Voorlopig staat efficiëntie daar niet bovenaan de prioriteitenlijst, pure prestaties wel. Moderne clusters gebaseerd op Intel Scalable-technologie, gepaard met accelerators van Nvidia of AMD, zijn in dat opzicht kampioen. ExaNeSt vergeleek immers met hardware uit 2016, en die is in HPC-termen antiek.
Gerelateerd: Van eigen chips tot exascale-supercomputer: Europa gaat concurrentie aan met Intel en Nvidia