De geheugencellen voor onder andere cachegeheugen bij GPU’s en CPU’s profiteren niet mee van geavanceerdere chipfabricagenodes. Voor het TSMC 3 nm-proces is er nauwelijks vooruitgang tegenover het 5 nm-proces.
SRAM-geheugen loopt tegen grote schaalproblemen aan. Dat merkt Wikichip op. Dat is een probleem voor het prijskaartje van toekomstige CPU’s en GPU’s. SRAM is een vorm van vluchtig RAM-geheugen die doorgaans mee op dergelijke chips aanwezig is in de vorm van cache. Microchips en de componenten daarop worden almaar kleiner en efficiënter dankzij nieuwe productieprocessen, zoals nu 5 nm en 3 nm.
Cache
Een kleiner proces brengt efficiëntere chips met zich mee en zorgt er voor dat er meer transistors op een wafer passen. Om maximaal voordeel uit dat schaalproces te halen, moeten wel alle componenten van een microchip mee kleiner worden. Nu blijkt dat al zeker bij TSMC de transitie van 5 nm naar 3 nm vooral betrekking heeft op logische schakelingen (die de intelligentie van CPU’s en GPU’s voorzien). De SRAM verkleint nauwelijks mee. Ook Intel heeft problemen met de dichtheid van SRAM.
Dat euvel komt op een moment dat cache net belangrijker wordt voor microchips. CPU’s en GPU’s hebben vandaag tientallen of zelfs meer dan honderd megabyte aan cache. Wordt de SRAM niet kleiner samen met de logische schakelingen, dan blijven dergelijke chips in verhouding groter. Zo nemen ze meer plaats in beslag op wafers, waardoor de opbrengst van de productielijnen kleiner wordt en de prijs stijgt.
Chiplets
De technische beperking kan zo een negatieve impact hebben op de prijs van toekomstige hardware, al zijn er mogelijke oplossingen. Zo lonkt een verder doorgedreven chiplet-design, waarbij het SRAM/cache-onderdeel wordt losgetrokken van de logische component. SRAM-schaling lijkt hoe dan ook een belangrijke horde te worden die techneuten moeten nemen om kleinere en snellere microchips op termijn mogelijk te blijven maken.